회로 블록을 사용한 Modular 설계 실현

회로의 고속화 및 Hierarchy 설계, Multi Sheet 설계에 대응하는 회로 CAD
Menu

CR-8000 Design Gateway

Design Gateway는 단일 PCB는 물론, 복수 PCB간 조합을 포함한 시스템 전체 회로의 설계/검증을 지원하는 세계 최초의 회로 설계 환경입니다. 여러 개의 PCB를 대상으로 한 해석과 설계 변경, 높은 개방성에 의한 IT 정보 인프라와 고도의 연계를 실현합니다.

또 Top-down/Bottom-Up 설계를 지원하는 Hierarchy 설계 기능, 표준회로블록을 사용한 유용 설계, 회로 Module 설계 운용 등에 대응하여 공수 절감 및 품질 향상을 기대할 수 있습니다.

특징/기능

Hierarchy/회로블록을 사용한 Module 설계

Design Gateway는 표준화 시킬 기능블록이나 Module을 표준 회로블록으로 Library화할 수 있고, 표준회로블록은 회로에서 부품 Library와 같이 검색하거나 입력할 수 있습니다.

또 회로블록은 회로도에서 다양한 편집 권한 설정이 가능하며, 운용에 맞는 회로블록을 이용한 유용 설계를 할 수 있습니다.

표준회로블록의 회로가 수정된 경우, 회로도에 사용된 회로블록과의 차분을 부품이나 Net 등의 Object별로 추출할 수 있습니다.

또 표준회로블록 정보를 회로도에서 사용 중인 회로블록에 반영할 때, 차분 별 회로블록의 정보를 유지시킬 수 있기 때문에 사용중인 회로블록의 수정 내용을 우선적으로 사용하고 싶은 경우에도 대응할 수 있습니다.

전기 특성을 고려한 Rule Check

Design Gateway는 부품이나 Net에 설정한 속성을 토대로 다양한 Rule Check를 할 수 있습니다. Simulator를 사용하지 않기 때문에 최소한의 정보만으로 실용성 높은 Rule Check가 가능합니다.

Net에 전압 값을 설정하면, 부품의 전기 특성(정수/정격)을 고려한 부품 신뢰성 Check, 부품 역삽, 부품 선정 오류로 인한 정격 부족 등 사용자의 실수를 즉시 발견할 수 있습니다.

전기 특성을 고려한 Check 이외에도 Reference 중복, Net Name 중복/접촉, 전원/GND Short 및 속성 기입 누락 등을 Check하고, 결과를 Error Report로 표시할 수 있습니다. 이 Error Report는 회로도와 Cross-Probe할 수 있기 때문에, Error 부분을 신속히 확인할 수 있습니다.

회로설계 단계의 Pre-Layout SI 검증

Design Gateway는 회로 설계 초기 단계에서 SI 해석을 쉽게 실행할 수 있습니다. 해석 기능에는 누구나 쉽게 사용할 수 있는 아래와 같은 특징이 있습니다.

● Model 설정의 간략화(Modelless, 자동 할당)
● 직관적이고 반자동화 된 간편한 조작 Panel
● 비교 그래프 등 해석에 적합한 형태로 결과 출력
● 결과 재이용(재표시, 수정, 문서화)

설계 도중이라도 중요한 Net를 즉시 해석할 수 있기 때문에 회로가 완성된 후에 모든 네트를 해석 시스템에 출력하는 툴 간 반복 작업의 번거로움을 해소합니다.

인프라 환경과 원활한 연계

Design Gateway에서는 Windows의 표준 API에 대응하고 있으며, 회로 설계 시 필요한 인프라 환경에 축적된 기술 정보와 원활한 연계를 위한 높은 개방성을 가지고 있습니다.

전기/전자설계 전용 EDM DS-CR과 원활한 연계는 물론, 기존 인프라와도 연계되어 사용자 고유의 설계 환경을 구축할 수 있습니다. 또한 연계 방법에 적합한 인터페이스를 준비했습니다.

Design Gateway상에서 DS-CR의 기능을 사용하여 DS-CR에서 관리하는 부품 정보나 설계 정보에 바로 접근할 수 있는 ‘DS-CR Embedded for Design Gateway’를 실현했습니다. 이에 따라 회로 설계 환경을 더욱 강화할 수 있습니다.

・ 부품 Master 정보 활용
・ PCB Part List 작성/관리
・ 설계 데이터 관리/활용

구상 설계/PCB 설계와의 System Level 연계

제품 전체를 구성하는 Unit Board 조합의 System Level 구상 설계 환경 System Planner에서 작성한 Block Diagram을 그대로 Design Gateway의 시스템 회로로 불러올 수 있습니다.

構想設計ツール System Plannerとの連携

 

또 시스템 회로에서는 복수 PCB에 대응한 Net List 정보를 작성할 수 있기 때문에, System Level Multi Board 설계 환경인 Design Force에서 여러 개의 PCB를 연결한 상태로 제품 단위로 PCB를 설계할 수 있습니다.

Device Vendor와 EDA/CAE 툴 제조사와 협력

FPGA/CPLD, Embedded 기기용 Microprocessor가 사용된 설계를 지원하기 위해 Device Vendor와도 긴밀한 연계를 도모하고 있습니다.
PCB-FPGA 협조 설계 지원 툴 GPM과 연계하여 Device 벤더가 제공하는 FPGA 개발 툴, Design Kit에 대응했습니다.

 

또한 고난이도의 전자 기기 설계를 지원하기 위해 3rd Party Vendor의 설계 툴과도 긴밀히 연계할 수 있도록 회로 설계/검증 환경 전체를 철저히 지원하고 있습니다.

 

System Level 회로 설계 환경: Design Gateway

【CR-8000 Design Gateway에 대해 문의하기】